• <bdo id="m14gl"></bdo>
    <track id="m14gl"><div id="m14gl"><em id="m14gl"></em></div></track>

      <bdo id="m14gl"><dfn id="m14gl"></dfn></bdo>
    1. <track id="m14gl"></track>
      <tbody id="m14gl"><div id="m14gl"></div></tbody>
      <tbody id="m14gl"></tbody>

      接收器IC混合式混頻器、頻率合成器和IF放大器

      2021-01-26 16:27:50 來源:ADI
      無線基站曾經封裝在采用氣候控制技術的大型空間中,但現在卻可以裝在任意地方。隨著無線網絡服務提供商試圖實現全域信號覆蓋,基站組件提供商面臨壓力,需要在更小的封裝中提供更多的功能。
       
      來自ADI公司的一對集成電路(IC)提供了一種解決方案,重新界定了接收器前端混頻器的意義。實際上,該IC在混頻器IC內部集成了曾經附加于接收器內混頻器的許多組件,比如,本振(LO)和中頻(IF)放大器。利用這些IC,可以大幅減少蜂窩基站的大小,同時還能帶來軟件定義無線電(SDR)的靈活性,從而應對多種不同的無線標準。
       
      這里涉及的IC的型號是ADRF6612和ADRF6614,根據設計二者支持的RF范圍為700 Mhz至3000 MHz,LO范圍為200 Mhz至2700 MHz,IF范圍為40 Mhz至500 MHz。它們支持低端或高端LO注入,包括一個板載鎖相環(PLL)和多個低噪聲電壓控制振蕩器(VCO),全部封裝在7 mm × 7 mm 48引腳的LFCSP外殼中。超高的集成度和組件密度,加上多樣性和可編程能力,可以支持多種不同的無線標準,完全滿足現代微蜂窩的小批量生產需求。
       
      為了更好地理解這些高度集成的混頻器IC在節省空間方面的優勢,不妨回憶一下2010年左右時的蜂窩基站的前端,如圖1所示。雙混頻器架構的帶寬范圍約為1 Ghz,需要多個組件來處理當時的蜂窩頻率范圍,即800 MHz至1900 MHz。頻率合成由一個獨立的PLL和窄帶VCO模塊提供,需要用一個特有的PLL環路濾波器才能實現最佳性能。每個目標頻段均采用專門的VCO模塊,結果增加了基站內需要的電路板面積。
       
      另外,這些分立式組件是通過低阻抗傳輸線路相互連接起來的,結果會增加信號損失。結果,需要很大的電流把VCO輸出驅動到足夠的電平,以便混頻器能在信號阻塞條件下產生低相位噪聲和噪聲系數。
       
      集成VCO的接收器IC并非新事物。但要實現多載波要求的寬帶寬和低相位噪聲,全球移動通信系統(MC-GSM)無線網絡一直是個挑戰。GSM的信道復用方案要求接收LO具有極低的相位噪聲,尤其是在相間通道失調頻率為800 kHz的情況下,如圖2所示。如果這些相間通道的多余相位噪聲與同樣處于800 kHz失調條件下的無用信號相混合,則可能使相位噪聲轉換成IF輸出,從而降低系統的靈敏度。
       





       低VCO相位噪聲通常是通過高質量因數(高Q)諧振器和窄帶設計實現的。頻分也能降低噪聲。通過使VCO工作于接收器LO頻率的整數倍,隨后進行的分頻即可使相位噪聲降低一個6 dB/倍頻程,如圖3所示。GSM在1800 Mhz至1900 Mhz頻段內的相位噪聲要求極高,其嚴重程度大約相當于800 Mhz至900 Mhz頻段內相位噪聲的兩倍。

       

       在低相位噪聲以外,現代基站接收器設計必須支持無線通信網絡當前使用的多種調制方案。除GSM以外,其他調制方案包括寬帶碼分多址(WCDMA)和長期演進(LTE)系統。接收器設計通常包括若干不同的VCO,其相位噪聲性能配置為中等水平,通過組合的方式滿足基站倍頻程帶寬需求。
       
      一旦將若干個VCO配置為在最高工作頻率下產生一個倍頻程帶寬,則可用二分頻實現較低的LO頻率。ADRF6612接收器混頻器采用的就是這種方法,其中,VCO基頻范圍為2.7 Ghz至5.6 Ghz,通過從1至32分頻,兩級頻分實現200 Ghz至2700 Mhz的LO頻率。對于同時包括MC-GSM的應用,ADRF6614接收器混頻器包括兩個額外的高性能VCO內核,用于提供1800 Mhz至1900 MHz GSM頻段所需要的LO頻率。
       
      由于現代無線微蜂窩可能不具備氣候控制環境的優勢,所以這些接收器IC一類的組件可在較寬的極限溫度范圍內提供一致、可靠的性能。為了在較寬的工作溫度范圍內實現規定的性能,ADRF6612和ADRF6614 IC中的PLL和VCO采用了多種校準技術。
       
      對于低噪聲寬帶寬,每個VCO內核采用一個8位的容性數模轉換器(CDAC),后者可以為給定的LO頻率選擇正確的頻段(128選1)。系統會仔細監控VCO諧振器幅度的任何變化,并用自動電平控制(ALC)系統調整幅度,以獲得最佳輸出幅度。每個IC都會在工作頻率被重新編程的時候執行校準序列。這樣可以確保所選頻段將VCO調諧變容二極管的調諧電壓集中于最佳范圍內,使頻率合成器在所需工作溫度范圍保持鎖定。
       
      每個ADRF6612和ADRF6614 IC中的四個VCO內核可以確保其工作范圍具有合適的重疊性,能適應不同的環境條件和器件制造容差。對于環境和工藝差異,內核一般會以相同的方向移動頻率,因而內建了充足的重疊機制,使得頻率合成器能夠始終實現鎖定條件。
       
      一旦確定校準方案,就可以無限地維持頻率,調諧電壓范圍支持需要的同步范圍。在時分雙工(TDD)系統中,基站可能根據不同的時隙改變頻率,其工作時間可能按微秒計。在頻分雙工(FDD)系統中,可能需要多年鎖定單個頻率。
       
      在ADRF6612和ADRF6614 IC系統工作期間,任何時候都不允許出現故障停機事故。因此,溫度變化和組件老化效應通過VCO的變容調諧電壓范圍和頻率調諧靈敏度(kV)來處理,溫度范圍有可能達145°C。每個IC會根據需要持續監控器件溫度并調整VCO偏置。
       
      ADRF6612和ADRF6614 Ic采用一種獨特方法,最大限度地減輕由雜散信號產物導致的接收器靈敏度下降問題。利用頻率合成器的整數模式和緊湊環路濾波器可使參考雜散產物低至−100 dBc以下。最小雜散信號對調制方案至關重要,如MC-GSM。對于LTE和其他調制方案,或者在需要精細的頻率階躍的情況下,頻率合成器可以工作于小數N分頻模式。參考路徑集成一個13位分頻器,整數和小數路徑各自集成16位分頻器,具有極大的靈活性。
       
      對于需要共置相位跟蹤接收通道的應用中,如多輸入多輸出(MIMO)系統,可以通過菊花鏈方式將ADRF6612和ADRF6614 IC級聯起來,以便允許其中一個單元作為主頻率合成器,分別通過其外部LO輸出和輸入端口為其他從機接收器供電。這樣,就可以最大限度地降低額外LO分配放大器及其相位噪聲相應增大的程度。
       
      為了同時支持高端和低端LO注入,每個IC的LO鏈提供了靈活的信號處理,如圖4所示。使用1至32的整數分頻比,即使是700 Mhz頻段和高IF,也可實現低端注入。LO級在從200 Mhz至2700 Mhz的整個LO范圍內,同時為無源混頻器內核提供一個方波驅動。1
       


      現代無線基站帶內信號在頻率上接近低電平輸入信號,因而蜂窩接收器可以充當阻塞信號。在這種情況下,在目標信號之上,來自阻塞信號附近LO放大器的相位噪聲被混頻進IF輸出頻段。這樣會提高噪底,有時能大幅降低接收器的信噪比(SNR)。
       
      由于阻塞信號可能較大(高功率),所以VCO相位噪聲必須極低,并且LO鏈不會在阻塞器失調條件下降低噪底。在這些超高的阻塞電平下,接收器噪聲系數會最終被阻塞信號主導,并根據阻塞器功率水平的高低下降。
       
      在分立式接收鏈方案中,可以在LO路徑上引入一些濾波機制,以在阻塞器失調條件下,最大限度地降低來自VCO和LO分配放大器的相位噪聲。然而,在集成式前端中,必須謹慎,避免LO鏈中的加性相位噪聲。
       
      ADRF6612和ADRF6614 IC采用高增益LO鏈和硬限幅放大器以將LO鏈驅動至限幅。當每個級進入硬限幅時,在其他情況下會增大相位噪聲的LO鏈小信號增益將大幅下降,從而將阻塞條件下的噪聲系數下降問題減至最低。
       
      來自阻塞信號的噪聲折疊會降低接收器輸出噪聲頻譜性能,提高輸出噪底,從而降低接收器噪聲系數。根據設計,ADRF6612和ADRF6614接收器IC可在最大限度減小接收器噪聲系數降幅的條件下承受較大的阻塞信號,如圖5所示。即使輸入阻塞電平為10 dBm,在載波失調10 MHz條件下,接收器的噪聲系數也只會下降3.2 dB,即使轉換增益在極端阻塞電平下縮減1 dB,亦是如此。
       
      這些接收器IC具有超高的集成度,因而對現代無線基站設計師來說,可以大幅提升性能,節省DC功耗,如圖6所示。IC采用一種技術,可以同時優化片上混頻器周圍的RF和IF級。2
       
      該技術首次用于ADRF6612,在整個溫度范圍內和整個頻率范圍內以及低功耗條件下,最低IIP3超過25 dBm,在整個溫度范圍內,為29 dBm至2 GHz。該技術還具有最佳接收路徑噪聲系數性能和高轉換增益,如圖7所示。3,4





       

      圖7.圖中所示為ADRF6612接收器IC的實測增益、噪聲系數和輸入三階交調截點(IIP3)。
       
      致謝
       
      隨著完整接收器鏈內在集成度的提高,開發團隊的規模也大幅增加。雖然這里無法列出為本文做出貢獻的全體人員,但本文作者非常榮幸地向下列行業專家表示由衷的謝意:Kurt Fletcher和Dominic Mai花了大量時間以實現優秀的布局并保持對稱,避免無用耦合。Vincent Bu與我們的供應商密切配合,開發必要的封裝。Susan Stevens與外部代工合作伙伴維持了良好的工作關系。Craig Levy和Rachana Kaza為這些器件開發了生產測試功能。Wendy Dutile、Ed Gorzynski和Chris Norcross都參與了測試電路的大量原型制作工作。Mark Hyslip負責業務協調,使得本項目得以成型。本文作者希望以本文紀念我們的同事,Edward J. Gorzynski。

      1. EETOP 官方微信

      2. 創芯大講堂 在線教育

      3. 創芯老字號 半導體快訊

      相關文章

      全部評論

      • 最新資訊
      • 最熱資訊
      X
    2. <bdo id="m14gl"></bdo>
      <track id="m14gl"><div id="m14gl"><em id="m14gl"></em></div></track>

        <bdo id="m14gl"><dfn id="m14gl"></dfn></bdo>
      1. <track id="m14gl"></track>
        <tbody id="m14gl"><div id="m14gl"></div></tbody>
        <tbody id="m14gl"></tbody>

        欧美 日产 国产Ac_国语自产在线图片_青青河边草最新视频1,欧洲viboss老妇,亚亚洲人成图片一